



Univerza v Ljubljani
Fakulteta
za računalništvo
in informatiko

Metode logičnega snovanja FPGA logična vezja in Xilinx Spartan-3E

Miha Moškon





FPGA logična vezja

Večinoma so zasnovana na SRAM tehnologiji (ostala programabilna vezja uporabljajo EEPROM tehnologijo).

Slabosti:

- ob izgubi napajanja se konfiguracija vezja izbriše,
- 1 SRAM predstavlja najmanj 5 tranzistorjev (prostor, energija).

Prednosti:

- programiranje na terenu (Field Programmable),
- programiranje med izvajanjem (Evolware),
- konfiguracijo vezja lahko zapišemo v PROM.

FPGA logična vezja

V grobem so sestavljena iz treh delov:

- konfigurabilnih logičnih blokov (CLB):
 - služijo za implementacijo sekvenčnih ali kombinatoričnih vezij,
- vhodno/izhodnih blokov (IOB):
 - programabilni do določene mere (smer, pomnenje, električni nivo),
- programabilnih povezovalnih kanalov:
 - različni tipi povezav,
 - več različnih poti med dvema točkama,
 - napovedovanje časovnih zakasnitev ni možno,
 - kompleksen routing.



FPGA vs. CPLD

FPGA	CPLD
neobstojni (volatile)	obstojni (non-volatile)
do nekaj milijonov vrat	do nekaj 10000 vrat
kompleksnejši routing	predvidljive povezave
Look-up Tables	programabilna polja

Spartan-3E XC3S500E – CLB

Vsak blok sestavlja 2 para rezin (slices), 1164 blokov je razvrščeno v CLB polje dimenzijs 46x34.

Vsako rezino sestavlja 2 4 vhodna LUT-a (Look Up Table), 2 pomnilna elementa, multiplekserji in carry logika (aritmetične funkcije).


Rezine nastopajo v parih – 2 tipa parov:

- **levi pari:** logične in pomnilne funkcije, sestavljajo jih SLICEM rezine (podpirajo implementacijo 16x1 RAM blokov ali 16-bitnih shift registrov z LUT-i),
- **desni pari:** logične funkcije, sestavljajo jih SLICEL rezine.


Pari si delijo carry logiko.

Metode logičnega snovanja - 6. laboratorijska vaja

Spartan-3E XC3S500E – SLICEM




Spartan-3E XC3S500E – SLICEL



DS313-2_13_020905

Razporeditev rezin znotraj CLB



Look Up Table (LUT)

LUT služi realizaciji logičnih funkcij.

Bazira na RAM tehnologiji (vanjo vpišemo željene vrednosti funkcije pri določeni kombinaciji vhodov).

V FPGA vezjih je LUT glavni gradnik za realizacijo logičnih funkcij.

Spartan-3E: 4 vhodi, 1 izhod (v MUX, aritmetično logiko, izhod iz CLB ali pomnilno enoto).

Realizira lahko poljubno funkcijo 4-ih spremenljivk.

Multiplekser (MUX)

Povezovanje z LUT-i nam omogoča realizacijo kompleksnejših logičnih funkcij.

Dva tipa MUX-ov: F5MUX in FiMUX ($i = 6, 7$ ali 8).


F5MUX združuje 2 LUT-a v rezini.

FiMUX združuje MUX-e iz iste ali druge rezine.

FiMUX lahko realizira poljubno funkcijo z i -timi vhodi.



Povezovanje multiplekserjev




Spartan-3E XC3S500E – IOB

Programabilni vmesnik med pinom in FPGA logiko v notranjosti vezja.

Približno 25% od 232 IO blokov je samo vhodnih (input only).

3 glavne signalne poti:


- vhodna pot (možnost zakasnitve in pomnjenja),
- izhodna pot (možnost pomnjenja),
- three-state pot (možnost pomnjenja, krmiljenje three-state driverja – visoka impendanca).



Spartan-3E XC3S500E - ostali elementi

CLB polje poleg CLB-jev vsebuje še:

- 20 2-portnih 18kb blokov "Block RAM" pomnilnika (za shranjevanje večje količine podatkov),
- 20 "Dedicated Multiplier" 2 x 18 vhodnih množilnikov (za množenje, pomnjenje, barrel shift,...)
- Digital Clock Managers (DCM) (za nadzor nad frekvenco, faznim zamikom in eliminacijo zakasnitve ure – clock skew).




Spartan-3E XC3S500E - routing

4 tipi povezav znotraj vezja:

- posebne linije za urin signal,
- 24 dolgih linij (majhna kapacitivnost, za visoko-frekvenčne signale),
- 8 skupin hex linij (za oddaljenost do 3 polj)
- 8 skupin dvojnih linij (za oddaljenost do 2 polj)
- direktne povezave (za oddaljenost 1 polja – tudi diagonalno, ponavadi povezujejo polje z drugimi linijami).

Preklopna matrika
(Switch Matrix)
združuje vse tipe
povezav preko
celotnega vezja.



D6312_08_020905



Spartan-3E XC3S500E - routing (2)

Horizontal and Vertical Long Lines (horizontal channel shown as an example)	<p>DS312-2_10_002305</p>
Horizontal and Vertical Hex Lines (horizontal channel shown as an example)	<p>DS312-2_11_020905</p>
Horizontal and Vertical Double Lines (horizontal channel shown as an example)	<p>DS312-2_15_022305</p>
Direct Connections	<p>DS312-2_12_020905</p>



Spartan-3E Starter Kit

Komponente:

- programabilno vezje Xilinx XC3S500E Spartan-3E FPGA,
- programabilno vezje Xilinx XC2C64A CoolRunner CPLD,
- 4Mb Platform Flash Configuration PROM,
- 64MB DDR SDRAM,
- 128Mb parallel NOR Flash,
- 16Mb SPI serial Flash.

Osnovna ura je 50 MHz.

Spartan-3E Starter Kit (2)

- 2-vrstični LCD zaslon (2 x 16 znakov),
- PS/2 port,
- VGA port,
- 10/100 Ethernet PHY,
- 2 x RS-232 port,
- USB port,
- AD konverter, DA konverter,
- gumbi,
- ...

Konfiguracija

Vezje omogoča več načinov konfiguracije:

- direktno konfiguriranje Spartan-3E FPGA preko USB-JTAG logike (ob izpadu napetosti se konfiguracija izbriše),
- konfiguracijo shranimo v 4Mb Xilinx XCF04S Serial Platform Flash,
- konfiguracijo shranimo v 16Mb SPI Serial Flash,
- konfiguracijo shranimo v 128Mb parallel NOR Flash.

Način konfiguriranja nastavljamo z Jumperji J30 (M0, M1, M2).

Delovno okolje

Za programiranje uporabljamo Xilinx ISE WebPack paket (verzija 10.1), ki je na voljo na Xilinxovi domači strani.

Že sprogramirane komponente v VHDL-u (npr. MicroBlaze Soft Processor Core).

Xilinx ISE WebPack

Postopek izdelave projekta:

- File → New Project
- Top-Level Source Type: **HDL**
- Device properties:
 - Family: Spartan3E
 - Device: XC3S500E
 - Package: FG320
 - Speed: -4

Xilinx ISE WebPack

Dodajanje VHDL datotek:

- Project → New Source → VHDL modul



Simuliranje

Ročno generiranje testnih signalov (z vhd kodo):

- Project → New Source → VHDL Test Bench
- določanje poteka signalov v dveh procesih (en proces za urin signal, en proces za ostale signale)
- izpis poteka simulacije – izberemo:
 - Sources for: Behavioral simulation (levo zgoraj), kjer mora biti izbrana naša datoteka s testnimi signali,
 - Processes (levo spodaj),
 - Simulate Behavioral Model (levo na sredini).



Simuliranje

Avtomatsko generiranje testnih signalov:

- Project → New Source → Test Bench WaveForm,
- nastavimo željene vrednosti signalov,
- izpis poteka simulacije – izberemo:
 - Sources for: Behavioral simulation (levo zgoraj), kjer mora biti izbrana naša datoteka s testnimi signali,
 - Processes (levo spodaj),
 - Simulate Behavioral Model (levo na sredini).

UCF datoteka

Pred programiranjem vezja moramo programatorju povedati, karerji pin na samem vezju naj se preslika v vhod/izhod, ki smo ga definirali v VHDL kodi.

To naredimo v ucf datoteki (constraint file), ki jo dodamo v naš projekt.

Datoteko urejamo tekstovno.

Xilinx ISE WebPack

Sinteza in programiranje vezja:

- Sources for Synthesis/Implementation,
- Generate Programming File → Configure Device (iMPACT),
- Configure devices using Boundary-Scan (JTAG) – auto,
- pri xc3s500e izberemo *.bit datoteko, v drugih dveh primerih damo Bypass,
- desni gumb na napravo xc3s500e → Program → OK.

Naloga

Z logičnimi enačbami realizirajte 4-bitni števec, ki bo ob pritisnjenu gumbu štel navzgor, sicer pa navzdol. Ob pritisku na drug gumb naj se števec resetira. Števec naj vrednost poveča 1-krat na sekundo. Vsebino števca prikažite na LED diodah na ploščici (LD0 do LD3).

Predlog rešitve

Realizirajte vezje, ki bo vsako sekundo zgeneriralo pulz v dolžini 1 urine periode – števec, ki postavi izhodni signal na 1, ko doseže podano vrednost, sicer pa ga postavi na 0. Pri tem upoštevajte dejstvo, da je osnovna ura na ploščici 50 MHz.

Pulz vključite v pogoj za spreminjanje vrednosti števca.